**互补金属氧化物半导体（CMOS）**是一种电路设计方法和集成电路制造技术，采用互补的N沟道和P沟道金属氧化物半导体场效应晶体管（MOSFET）。其典型数字电路在接通通往一条电源轨的导电路径时，会切断通往另一条电源轨的路径，从而大幅降低稳态功耗。CMOS是数字电子技术的基础技术，也用于模拟、混合信号、射频和成像器件。(ocw.mit.edu)
含义与物理基础
“互补”指的是使用两种控制特性相反的晶体管。在常规增强型器件中，当栅极相对于源极的电压足够高时，N沟道MOSFET导通；当栅极相对于源极的电压足够低时，P沟道MOSFET导通。将两者组合起来，电路便能在高、低电平之间切换输出，而不需要持续导通的负载。(ocw.mit.edu)
MOSFET包含栅极、源极、漏极和体区。栅极与半导体之间由一层薄的绝缘电介质隔开。栅极电压产生电场，控制源极与漏极之间沟道的导电状态。在硅器件中，N沟道主要依靠电子导电，P沟道则主要依靠电子空穴导电。栅极在稳态下吸取的电流很小，但改变其电压需要对电容进行充电或放电。(ocw.mit.edu)
“金属氧化物半导体”这一名称描述的是历史上的栅极结构，而非始终不变的材料配方。许多代工艺采用的是多晶硅栅极，而不是金属栅极。更先进的工艺引入了金属栅极，以及高介电常数（high-k）电介质，包括铪基材料，不再仅依赖二氧化硅。这些器件仍属于CMOS技术。(live.ocw.mit.edu)
CMOS反相器
最简单的静态CMOS逻辑门是反相器，用于实现逻辑非运算。它包含一个连接在正电源与输出之间的P沟道晶体管，以及一个连接在输出与低电位电源之间的N沟道晶体管。正电源通常记为 (V_{DD})，低电位电源通常为地。两个晶体管的栅极共同连接到输入端。(ti.com)
| 输入 | P沟道晶体管 | N沟道晶体管 | 输出 |
|---|---|---|---|
| 低电平 | 导通 | 截止 | 高电平 |
| 高电平 | 截止 | 导通 | 低电平 |
在任何一种稳定状态下，都有一个晶体管截止，因此理想电路的两条电源轨之间不存在直流通路。实际器件存在漏电，但不设置持续导通的稳态路径，是CMOS静态功耗低的主要原因。在状态转换过程中，两个晶体管可能短暂地同时导通，同时也会有电流流动以改变输出电压。(ti.com)
CMOS逻辑门还具有逻辑电平再生能力：有效输入会产生接近相应电源轨电压的输出。其电压传输特性决定了噪声容限，即在不改变逻辑状态判定的情况下，电路能够容忍的电气扰动范围。因此，开关行为取决于明确规定的输入和输出电压范围，而不只是抽象的零与一之分。(ocw.mit.edu)
逻辑网络与存储
更复杂的静态CMOS逻辑门采用由P沟道晶体管组成的上拉网络和由N沟道晶体管组成的下拉网络。这两个网络互为补充：对于每一种有效且稳定的输入组合，一个网络将输出连接到其对应的电源轨，另一个则切断通往另一条电源轨的连接。晶体管的串联和并联组合可实现布尔代数所描述的运算。(ocw.mit.edu)
例如：
- 二输入**与非（NAND）**门包含两个串联的N沟道晶体管和两个并联的P沟道晶体管。只有当两个输入都为高电平时，输出才为低电平。
- 二输入**或非（NOR）**门包含两个并联的N沟道晶体管和两个串联的P沟道晶体管。只有当两个输入都为低电平时，输出才为高电平。
与非和或非功能可以直接用单级静态CMOS电路实现。与和或功能通常通过在相应的反相逻辑门后添加一个反相器来实现。(ocw.mit.edu)
互补器件还可以组成传输门：一个N沟道晶体管和一个P沟道晶体管并联，并由极性相反的信号控制。在整个信号电压范围内，两者的电导特性互为补充，因此形成的开关比单独使用任一种器件更有效。传输门用于信号开关和多路复用器。(ti.com)
CMOS不仅支持组合逻辑，也支持存储。常规的六晶体管静态随机存取存储器（SRAM）单元包含两个交叉耦合的反相器和两个访问晶体管。反相器构成双稳态电路，用于存储一个比特；访问晶体管则将其连接到存储器的位线，以便读写。“静态”表示，只要存储单元保持供电，存储状态就不需要定期刷新；它并不意味着这种存储器是非易失性的。(ocw.mit.edu)
功耗
CMOS功耗由几个部分组成：
- **电容开关功耗：**电流对晶体管和互连线的电容进行充电和放电。
- **短路功耗：**在状态转换过程中，两个晶体管网络可能短暂地同时导通。
- **静态功耗：**即使没有逻辑状态转换，漏电以及其他持续工作的电路元件也会消耗电流。(ti.com)
对于不回收能量的普通CMOS开关过程，电容部分的功耗通常近似为
[ P_{\mathrm{switching}}\approx \alpha C_{\mathrm{eff}}V_{DD}^{2}f, ]
其中，(C_{\mathrm{eff}}) 为参与开关过程的等效电容，(f) 为参考工作频率，(\alpha) 为每个参考周期内的平均充电次数。开关活动的计数约定很重要：如果将上升和下降转换都计入，公式中相应的系数就会改变。该公式说明了为什么电压、开关活动、频率和电气负载会显著影响功耗。(ocw.mit.edu)
静态漏电功耗可近似为 (V_{DD}I_{\mathrm{leak}})。漏电包括反向偏置结电流，以及在栅极电介质足够薄时与量子隧穿有关的电流。因此，“低功耗CMOS”并不意味着零功耗CMOS，停止开关活动也不能消除全部功耗。(ti.com)
制造与晶体管结构
CMOS制造工艺在同一衬底上形成两种极性的晶体管。在常规N阱工艺中，N沟道器件位于P型硅区域，P沟道器件则位于N型阱中。半导体掺杂形成所需的半导体区域，反向偏置的PN结有助于实现这些区域之间的电隔离。阱接触和衬底接触用于控制体区电位。(ti.com)
制造过程包含反复进行的图形化和加工步骤。光刻用于定义选定区域；离子注入用于引入掺杂剂；沉积、刻蚀及相关操作用于构建晶体管结构和互连线。大量器件在同一片晶圆上共同形成，而不是逐个组装。(download.intel.com)
CMOS并不局限于平坦的平面晶体管结构。重要的器件结构包括：
- 平面MOSFET：沟道位于栅极下方、靠近衬底表面的位置。
- 鳍式场效应晶体管：沟道形成凸起的鳍状结构，栅极从多个侧面控制沟道。
- 全环绕栅晶体管：栅极环绕线状、片状或带状沟道。
这些结构改变了栅极的控制方式和器件几何形状，但并未放弃N沟道与P沟道晶体管的互补使用。因此，先进制造平台将基于鳍式场效应晶体管和全环绕栅晶体管的实现方式都归为CMOS技术。(community.intel.com)
历史发展
1963年，仙童半导体公司的萨支唐（Chih-Tang Sah）和弗兰克·万拉斯（Frank Wanlass）提出了待机功耗极低的互补MOS电路。万拉斯于同年提交了相关专利申请。随后，美国无线电公司（RCA）以COS/MOS为名，率先开展CMOS的商业化生产，最初着重于低功耗应用。1968年，RCA推出了CD4000通用逻辑系列的首批产品，并展示了一款CMOS静态存储器。(computerhistory.org)
早期的大批量应用包括电子手表和便携式仪器；对这些设备而言，电池续航比最高速度更重要。此后，光刻技术和硅栅工艺的改进使CMOS在性能上也具备了竞争力。随着晶体管密度不断增加，功率密度问题日益突出，CMOS较低的稳态功耗对于大规模集成和微处理器而言变得越来越重要。(computerhistory.org)
这项技术的发展既包括尺寸缩小，也包括材料改变。英特尔于2007年在其45纳米工艺中引入高介电常数电介质和金属栅极，是在保持晶体管性能的同时降低栅极漏电的一个有据可查的里程碑。这类变化说明，CMOS指的是持续发展的器件与电路家族，而不是某种固定的历史制造配方。(timeline.intel.com)
模拟、射频与成像应用
CMOS这一术语的含义比互补数字逻辑更广。CMOS制造工艺可以支持模拟和混合信号电路，包括放大器、转换器和射频电路。这些设计可能需要额外的无源元件和专用器件选项。针对数字开关进行工艺优化，并不意味着该工艺在模拟增益、匹配特性或射频性能方面也会自动达到最优。(intel.com)
CMOS图像传感器将感光元件与采用CMOS兼容技术制造的电子读出电路结合在一起。在有源像素传感器中，像素包含辅助信号读出的有源电路。美国国家航空航天局（NASA）喷气推进实验室在20世纪90年代开展的工作，推动了CMOS有源像素技术的发展；该技术后来用于拍照手机、网络摄像头、数码相机和医学成像。“CMOS传感器”指的是这项技术的一种应用，而不是CMOS整体的同义词。(ntrs.nasa.gov)
局限性与可靠性
CMOS电路的开关速度是有限的，因为晶体管电流必须改变电容性节点上的电压。增加逻辑门的输出负载，会增加其必须转移的电荷量，从而影响延迟和功耗。输入若停留在中间电压，也可能使输入级两侧都处于部分导通状态，增加功耗。(ocw.mit.edu)
常规体硅CMOS结构可能发生闩锁效应。相邻的掺杂区域会形成寄生双极型晶体管，它们可以共同构成类似晶闸管的结构。一旦被触发，该结构就会在电源轨之间形成持续的低电阻通路，可能干扰正常工作或损坏器件。版图、阱接触、隔离和保护结构都会影响器件发生闩锁效应的可能性。(ti.com)
静电放电可能损坏薄绝缘层或结，因此CMOS器件中设有保护电路。但有保护并不意味着器件能够承受任意电气应力。此外，数字逻辑的低待机功耗并不能保证整个CMOS芯片的功耗都低：模拟偏置电路、持续运行的功能、开关负载和漏电都必须计入其功耗预算。(ti.com)
参考来源
- 1963: Complementary MOS Circuit Configuration is Inventedcomputerhistory.org
- CMOS Power Consumptionti.com
- High-k and Metal Gate Transistor Researchintel.com
- Computation Structuresocw.mit.edu
- MITOCW: MOSFETs and CMOSocw.mit.edu
- 1 Annotated Slides: Combinational Logicocw.mit.edu
- Combinational Logic Lecture Slidesocw.mit.edu
- Selecting the Correct Texas Instruments Signal Switchti.com
- Micro/Nano Processing Technology: Lecture 18ocw.mit.edu
- SRAM Cell: Computation Structures Lecture Slidesshd.mit.edu
- Latch-Up, ESD, and Other Phenomenati.com
- Overview on Latch-Up Prevention in CMOS Integrated Circuits by Circuit Solutionsdoi.org